hazard

No domínio do projeto de unidade central de processamento (CPU), hazards são problemas com o pipeline de instruções em microarquiteturas de CPU quando a próxima instrução não pode executar no ciclo de clock seguinte, e podem potencialmente levar a resultados de computação incorretos. Três tipos comuns de hazards são data hazards, structural hazards e control hazards (branching hazards). Existem vários métodos usados para lidar com hazards, incluindo pipeline stalls/pipeline bubbling, operand forwarding e, no caso de execução fora de ordem, o método de scoreboarding e o algoritmo de Tomasulo. Contexto Instruções em um processador com pipeline são executadas em vários estágios, de modo que, a qualquer momento, várias instruções estão sendo processadas nos vários estágios do pipeline, como busca e execução. Existem muitas microarquiteturas diferentes de pipeline de instruções, e as instruções podem ser executadas fora de ordem. Um hazard ocorre quando duas ou mais dessas instruções simultâneas (possivelmente fora de ordem) entram em conflito.