The Machine

The Machine es el nombre de una computadora experimental fabricada por Hewlett Packard Enterprise. Fue creada como parte de un proyecto de investigación para desarrollar un nuevo tipo de arquitectura de computadora para servidores. El diseño se centró en una arquitectura de “computación centrada en memoria”, donde la NVRAM reemplazó a la DRAM y los discos tradicionales en la jerarquía de memoria. La NVRAM era direccionable por byte y podía accederse desde cualquier CPU mediante una interconexión fotónica. El objetivo del proyecto era construir y evaluar este nuevo diseño. Hardware overview The Machine era un clúster de computadoras con muchos nodos individuales conectados a través de una memoria fabric. La interconexión fabric utilizaba fotónica de silicio basada en VCSEL con un chip personalizado llamado X1. El acceso a la memoria es no uniforme y puede incluir múltiples saltos. The Machine se concibió como una computadora a escala de rack inicialmente con 80 procesadores y 320 TB de memoria conectada al fabric, con potencial para escalar a más enclosures hasta 32 ZB. La memoria conectada al fabric no es coherente en caché y requiere que el software sea consciente de esta propiedad. Dado que los bloqueos tradicionales necesitan coherencia de caché, se agregó hardware a los puentes para realizar operaciones atómicas a ese nivel. Cada nodo también tiene una cantidad limitada de memoria privada local coherente en caché (256 GB). El almacenamiento y la computación en cada nodo tenían dominios de energía completamente separados. Toda la memoria conectada al fabric de The Machine es demasiado grande para mapearse en el espacio de direcciones virtuales de un procesador (que tenía 48 bits de ancho). Se necesita una forma de mapear ventanas de la memoria conectada al fabric en la memoria del procesador. Por lo tanto, la comunicación entre cada SoC de nodo y el pool de memoria pasa a través de un componente “Z-bridge” basado en FPGA que gestiona el mapeo de memoria del SoC local a la memoria conectada al fabric. El Z-bridge maneja dos tipos diferentes de direcciones: direcciones Z lógicas de 53 bits y direcciones Z de 75 bits, lo que permite direccionar 8 PB y 32 ZB respectivamente. Cada Z-bridge también contenía un firewall para hacer cumplir el control de acceso. El protocolo de interconexión se desarrolló internamente y se conoció como Next Generation Memory Interconnect (NGMI). Este protocolo evolucionó al estándar abierto Gen-Z. El Z-bridge se conecta al SoC mediante PCIe, evitando cambios importantes en el software. Un prototipo de medio rack de la máquina se presentó en HPE Discover en Londres en 2016. Cada nodo contenía SoCs Broadcom/Cavium ThunderX2 basados en ARMv8-A. En total había 40 SoCs de 32 núcleos.